

高速互联芯片与Astera Labs——新思科技股份有限公司现任亚太区高级管理人员

顾问 | 2025年8月12日

专家背景

- ▶ 近10年半导体EDA/IP与芯片设计行业经验，聚焦于AI/HPC架构的技术方案与产品营销
- ▶ 对数据中心高速互联技术、头部厂商的产品布局及未来技术演进有深刻见解
- ▶ 熟悉AI服务器的系统架构、Astera Labs的Gearbox/Scorpio产品应用、SUE与hybrid bonding等新兴技术

目录

Astera Labs在交换板上和计算板上为什么都有一颗交换芯片？我认为交换板上那颗是Scorpio的X系列，但是计算板上的那颗您称为小的Gearbox交换芯片，用处是什么？	3
为什么在每个计算单元，每个负载不直接统一到比如Gen 6、Gen 7，还是因为比如CPU那边英特尔没有更新上来？	4
Trainium4是怎么设计的？没有初级交换了，直接做到交换板上吗？	5
宏观层面来看，Gearbox的板子值多少钱？Trainium4之后Gearbox没了，换成了I/O die，这个价格是变低了还是变高了？	6
为什么SUE成本低？博通做SUE跟Astera Labs做multi-die成本有什么区别？	14
SUE跟Astera Labs比，在推理上的优势是不是没那么大？只是在训练上优势更大？	17

AMD MI350和MI400，特别是MI400，美国CSP客户兴趣大吗？跟Rubin的对比呢？从性能上和客户的兴趣度上来说。 **18**

博通和Meta的ASIC都在推hybrid bonding吗？用量有多大？ **18**

高速互联芯片与Astera Labs——新思科技股份有限公司现任亚太区高级管理人员

听录开始

主持人:

Astera Labs在交换板上和计算板上为什么都有一颗交换芯片？我认为交换板上那颗是Scorpio的X系列，但是计算板上的那颗您称为小的Gearbox交换芯片，用处是什么？

专家:

它当前这一代的设计有几个问题，第一它要有PCIe的协议转换的问题，它有老的时代的PCIe的版本和新的之间的转化。它接入系统的PCIe的体系代际是有差别的，它需要用第一级的交换、第一级的这种链路的聚合和反聚合，来解决PCIe5、6之间的转换的问题。

主持人:

为什么有PCIe新旧协议？PCIe的还要分新旧转换、有个链路聚合？

专家:

PCIe5每个lane的速度是32G，到PCIe6变成64了。PCIe是后向兼容，也就是说PCIe Gen 6兼容Gen 5、Gen 4、Gen 3。但是在系统中主要就是Gen 5和Gen 6体系。如果Gen 5的包发到Gen 6的系统怎么办？那就得把它打碎、打平到Gen 1，再重新聚合成第六代。也就是说这个PCIe拆开了可以重组，这个包可以聚合到32G Gen 5形态，也可以把它拆开以后重新聚合到Gen 6的64G payload，它是可以做这种操作的。但你不能不做，不做的话它不能兼容。

主持人:

但AWS那颗Trainium3上为什么前后不一致？

专家:

它的其他设备有Gen 5的，比如CPU，包括存储设备。它的AWS系统，它不是完全同构的系统，系统中会有存储的memory pool存储池，有专门对外通讯的I/O端口，还有CPU，通用CPU的大型服务器，CPU处理器。它们之间的数据访问都存在。

主持人:

这些不能统一起来，比如都在Gen 6、Gen 7吗？

专家:

它统一的方式就是通过Gearbox来统一，在Gearbox层面，可以把协议上下转换、重新拼合。

主持人:

为什么在每个计算单元，每个负载不直接统一到比如Gen 6、Gen 7，还是因为比如CPU那边英特尔没有更新上来？

专家:

它有自己的Graviton的处理器，它有时候也会配英特尔处理器，这个本身就有代际的差别。第二点Gearbox解决的是什么问题呢？是它的绕线距离的问题，PCIe铜缆，它理论上讲传输的距离差不多，就是3-5米之间的极限。Gearbox在compute tray中间先做了一道中继，再往上走的时候，距离等于是缩短了，把距离砍成了两半。这就是retimer的概念。

Gearbox本质上讲是一种retimer的聚合，它又重新做了一次中继，这样它的信号质量会更好，这个是它的考量。因为它的机架能力的发展不是像英伟达那种一步到位，纯计算tray，直接就奔over-the-top的switch tray。它不是那样的，它更多的还是局域要做一次聚合以后，再往上走，这个架构落后一点。

主持人:

compute tray上为什么要做中继？Gearbox并不是把compute tray上的Trainium连起来，是吧？是把Trainium跟CPU和其他的存储连起来吗？

专家:

它们都连，既连CPU，也连XPU，都能够组合在一起。

主持人:

您说SSD内存，是吧？

专家:

对，它就做局域的聚合，它还有一个功能就是向上再去scale up。

主持人:

我看了GB200那个板子计算，您说的计算板上聚合应该它是用NVIDIA的CX8或者CX7网卡，是吧？

专家:

对，它跟NV的体系不太一样。NV体系属于偏向同构体系，它整个计算系统中主要GPU，你可以把机架认为GPU加memory的整合。把GPU乘以72或乘以36，再把memory的总数乘以72或36，这样就是更大号的GPU。

但是亚马逊的技术现在做不到这一点，它在Trainium体系中，它有点follow TPU的路线，但是它又没有学对在这两代上面。最后做成了，因为它的scale up体系是基于PCIe，PCIe本身是异构的基点体系。它现在做成了很多小的异构级联的系统，或者具备一定的异构级联能力的子系统，在这子系统之间再做一层scale up，到大的交换机上面。这个

延迟比较大，功耗也高，复杂度也高。它在Trainium4的时候就把这个全改掉了。

主持人：

Trainium4是怎么设计的？没有初级交换了，直接做到交换板上吗？

专家：

Gearbox概念到Trainium4就被杀掉了，由Astera Labs提供I/O die。I/O die是前置retimer，但还能解决一部分类似于PCIe switch中的链路聚合和反聚合的能力，包括协议转化能力。它的I/O部分需要对I/O做增强处理，它从算力芯片剥离出去了，在外面又做了一圈I/O die。这样，链路聚合是比较灵活的。第二，驱动能力很强，能够直接走很长的电缆，直接奔机架switch，很像英伟达那种方向。

主持人：

英伟达为什么不需要I/O die？

专家：

英伟达也需要，只是它的设计方法不一样。如果您看NVLink Fusion，NVLink Fusion架构中它开放的是NVLink C2C的部分，就是片间互联的部分。但是这两片如果想向上做scale up进NVLink交换机，要通过英伟达的I/O die，它也是有I/O die，它叫bridge die。

主持人：

只看GB200这个方案没有I/O die？

专家：

对，GB200不用，是因为GB200它直接出去以后先进到switch芯片里面，它这个switch芯片很近，它直接拉到NV switch上面去了。

主持人：

AWS Trainium4，那个架构也差不多，那个距离也不应该很远？

专家：

它，这是信号体系的问题。英伟达用的一种叫做GRS的这种信号体系，叫ground reference signaling，是一种单端信号。这种单端信号，速度会非常快，跑得非常快，但需要非常干净的地平面参考。这种单端信号，好处是密度大，一根线就能传200G。如果用差分信号对，走SerDes，就要两根线。除了英伟达，世界所有的scale up体系都是差分的SerDes，它不是一种体系。

主持人：

英伟达不是差分SerDes吗？

专家：

英伟达不是，它走的是一种单端信号，NVLink它是一种基于单端信号的信号体系，一种signal理论体系。

主持人：

但我觉得NV那个C2C才是单端，NV那个普通的还是差分？

专家：

也是GRS。因为在NV，它的单端实际上可以做成一个信号对，或者它是一个信号组的概念，信号组最终在传输的时候，它是有冗余的。可以理解为它还是基于单端体系实现的一种技术路线。但是如果在AWS，它是一个非常传统的基于PCIe SerDes一种技术路线。技术路线它传输距离不太远。如果不通过中继，传不了多远信号就衰减了。

主持人：

还是要一颗retimer，NVLink自带了retimer的功能？

专家：

对，NVLink它中继能力、驱动能力更强，它电路设计上，能驱动很长的距离。但是这个在NVLink的体系中，它的电缆长度已经到极限了，下代的NVLink必须用背板技术，也不能用电缆了。但是SerDes技术有好处就是SerDes技术只要你加入了retimer，或者retimer做得比较聪明，你在速度上升的时候，可以一直用高速SerDes去传，用长电缆去传。

现在PCIe的第八代就在2028年发布，per lane speed就变成了256G了，这个已经追上NVLink了。但是它还是可以通过电缆走，不用走硬连线、背板，这个就很有优势。亚马逊这个技术路线它的后劲比较多，前面看着逊一点，后面就会比较厉害，因为它后面会走PCIe Gen 7和UALink的双模这一代。再往后演进的路线中，在Trainium5的时候，它的路线就会朝PCIe 8的时代去演进，到那个时候scale up的能力就不输于NVLink，这是它的终极目标。但它现在要一步步发展，这个没有办法，只能研究。

主持人：

宏观层面来看，Gearbox的板子值多少钱？Trainium4之后Gearbox没了，换成了I/O die，这个价格是变低了还是变高了？

专家：

Gearbox的价格大约是在同等switch芯片级别上砍掉一半多一点。它比较便宜。per lane的价格是便宜不少的。

主持人：

它普通的switch per lane的价格差不多就6-7美金？

专家：

它那个能便宜接近一半，在Gearbox层面是低成本的实现。Trainium4的I/O die层面，因为Gearbox消失了，转化为了每个XPU的上面会带有八个I/O die；如果是cluster组，就是16个I/O die。这16个I/O die就是取代了对等的轻量级switch，或retimer。

主持人:

您说16个是指两颗ASIC的芯片，两颗XPU？

专家:

对，两颗ASIC。但这个定价现在不太好讲。

主持人:

但是您觉得会比Gearbox贵，还是便宜？

专家:

会比Gearbox便宜，因为它本质上讲，它没有多余的物料，它也没有多余的绕线，它就是把所有功能前置了。就学英伟达，提高GPU端侧的信号能力，直接走比较长的电缆出去，这是它的技术路线。它是整体价格会便宜，机架的成本要比现在的要低，这也是它的目的，否则它做这个就意义不大了，对吧？从商业上讲。它I/O die是封在XPU里面的，它会把它拼得很规整。你乍一眼看不出来，但仔细看它会有。合封是用CoWos，hybrid bonding不适合做I/O的扩展，hybrid bonding适合做异构扩展，计算die和处理器die的，或者说同构之间的对等拓展。

主持人:

我看了一下Trainium3的specs，单颗XPU出来的带宽，单向是不是大概2560GB？

专家:

对。

主持人:

单向这个很快是吧，比NV的还要快？为什么它直接能干到这么大，单颗Trainium3出来的带宽就有2560GB了吗？

专家:

核算在一起，它有很多个端口。基本配置是XPU目前有neighbor的，另外一颗twin的XPU链路，这是口。它还有三个口是给neighbor compute tray内部XPU通道，还有两个通道是给到[其他的]。但NV所有的计算都在坑里，在机架内计算，带宽都是机架内的可用带宽。等于它把机架内、机架外和C2C带宽全算在一起，这么算数值。这是也愿意玩文字游戏。单机架内的有线带宽只有三个端口，还得除以三，每个端口就是PCIe，按PCIe的速度算。这是实际可用带宽，但NVLink实打实的点对点带宽。

主持人:

它同一个compute tray上应该一共是四颗XPU，是吧？您说有个twin，给了三个XPU，compute tray上的。

专家:

对，一个是邻居那颗C2C的，另外是去三个其他的compute tray的，还有两个理论上讲是去机架外部的端口，是这么定义的，在通讯方向下。如果我们只看机架内的，只有四个。chip-to-chip不算，机架内才算scale up，chip-to-chip那个叫scale-inside。那三个是三个端口，不是链路能力乘三，还得除以三，那才是真正它的scale up。

那三个端口对应的带宽，直接就是PCIe Gen 6乘三的速度。16个lane乘以PCIe Gen 6的速度就是64G，简单按GBPS，bit算，或是8G Byte算。它16个lane就是16乘以八，单位是大的G Byte。它顶多只有128G Byte，单个scale up端口只有128G Byte，比英伟达的低很多。在Trainium3时代，三个端口不能聚合使用，就是三个端口而已。它真正有scale up能力，就是每端口的实际带宽。

主持人：

NVLink也是拉出来，它是72个GPU拉出来，它是拉了18颗switch，它也是分了18个port。

专家：

对，B200的每GPU能够出来去第一级的scale up switch的带宽，那个带宽肯定是远高于这个数字的。NVLink的结构是类似星型的结构，但是PCIe不是，PCIe是级联型的结构，有层级概念。第一层，它的总端口数量或者总的设备数量，这是定值。它要想再往上走，想再扩更多的这个东西就得再加一层再扩，就是树状结构这样往上去搭，这是PCIe的一种天然的模式。

主持人：

总结来说compute tray上做初级交换，这个compute tray上现在是两颗XPU，一颗XPU拉出来三个端口，加起来一共6个端口。这6个端口是连到Gearbox上，还是说是多个Gearbox上？

专家：

简单意义上讲，这些东西都要进Gearbox，这个Gearbox就是保证这些端口之间都能够互通。但是这个Gearbox里边它不一定是芯片。

主持人：

有点像交换机了是吧？

专家：

对。因为PCIe交换机本身这里面打开它也不是芯片，PCIe交换机，你像那种FPGA实现一堆一堆在里边，这个芯片。是那样的设计，因为PCIe就是级联的东西，就是堆出来的。

主持人：

我关注的是Gearbox提供了多大带宽？在交换背板上，Trainium3的带宽是5120GB (41Tbps)。交换板上的switch带宽对应Gearbox，Gearbox的带宽应该是交换板的几倍？是两倍吗？

专家：

机架switch是它对应的所有用户，可见层级是所有的Gearbox。就是说，机架的switch的可见是本地架lane的Gearbox和其他的机架上的Gearbox。

主持人：

机架板是交换板是吧？

专家：

交换板，它对应的是Gearbox之间的资源冲击。

主持人：

就是不同计算板上的compute tray的Gearbox。

专家：

在亚马逊的体系结构上面，没有机架，严格意义上讲没有机架的概念，它只是Gearbox小型集合的概念更多。它能组超立方体的原因，是每个超立方体节点节点数量比较少。它不是说机架整直接72就出去了，那个板级的容量很大，也不是那种方案。

主持人：

交换板上外机架也看得到。但是外机架跟本机架理论上讲是对等的，它是超立方体系的。Gearbox可见的就是那几个compute tray上的XPU。因为PCIe的交换有一定的分时特点，它不是全并发的，它是fabric。大家就是各自占时间片去交换，它不是那种就是100%全并发、全相连的。

但我只看交换芯片的容量，带宽是不是我给你报批的容量必须要做到交换板上的switch的两倍？

专家：

严格意义上讲差不多。

主持人：

Gearbox处理上行加下行，交换背板只处理一边，是吧？所以Gearbox的流量和交换容量，比如如博通100T或56T，应该是交换板switch的两倍。那Gearbox的价格是不是也应该是交换板的两倍？

专家：

差不多，因为它还便宜一点，基本上就抹平了。

主持人：

整体价值量下一代Trainium5、Trainium4包括之后，是越来越少还是越来越多？

专家：

您说得很对，但它会把价值量朝低价交换机那层集中。在XPU端侧，也会增加一部分价值量，等于把它向两边拆，这样的结构就更像英伟达了。

主持人：

Nvidia没有端侧那边的价值了，可以这么理解吗？

专家:

理论上有, Nvidia在端侧实现更贵, 向上scale up的部分价值要比C2C的价值高, 它那部分电路设计不一样, 那个接口复杂一点。

主持人:

您的意思Trainium4、Trainium5之后, 交换板上的那颗switch会从2,000多美金大幅提升到三四千美金? 翻一倍?

专家:

应该至少翻一倍, 因为它的链路速度翻了一倍, 同时还支持UALink, 至少是翻一倍, 价格。

主持人:

以前链路速度和带宽翻一倍时, 整体switch价格没有翻到一倍是吧? 单通道是变便宜了, 单带宽。

专家:

对, 但现在, 因为下一代的设计是用multi die的方式设计的, 将来机架, 说下一代是Scorpio。至少现在有两个项目两个die, 这两个die的作用不太一样, 但它们都是支持PCIe和UALink双模的, 它是用multi die的方式去组合、配比。

主持人:

这颗Scorpio X在背板交换板上, 现在只是一颗大的die是吧?

专家:

对, 现在是叫Monolithic, 就是单芯片的方式; 但将来它要做multi die, 就是tile base的方式。

主持人:

那就是类似NV的那种是吧? 因为NV switch以前也是一颗大的。

专家:

对, 要说它抄它了, 它就是走别人的成功路线。以后最低的版本是两个die, 理论上讲是二的整数次幂, 2、4、8、16个die, 往上分, 最高不超过16个die。因为基本应力看, 16die是极限。大概率8个die的组合或是1个高端型号。它是超大规模的Chiplet, 因为它要支持UALink, 它不是PCIe7。UALink的能力奔512起步, 1024超节点数量, 奔这种数量。它的per lanespeed很吓人, 它野心很大, 但只能通过multi die的方式做, 技术路线是对的。

主持人:

是Astera Labs自己野心大还是AWS野心很大?

专家:

Astera Labs野心很大, 它要把这个做成业界的最强的。

主持人:

博通现在Tomahawk 6也就单die, Jericho才是多die吧?

专家:

对, 博通下一代将来的也要做multi die。Scale up switch未来是很重要的基础设施。

主持人:

单die最大带宽能做多大? 现在博通单die才102T, 下一颗156T。Scorpio X是两颗die, 它单die最大带宽是多少?

专家:

目前它是基于PCIe的体系, 单lane 128G聚合64lane, 在单die上。它还可以反聚合, 它这64个lane可以拆解成, 端口数量很灵活。因为在下联Trainium 4的时候, 它单端口可以聚合到64个lane, 它端口就变成了逻辑端口。它可以动态地调整端口的lane数量, 和端口的数量。可以实现, 64lane的端口, 可以变成2个逻辑上的32lane端口或变成4个逻辑上的16lane端口, 是动态的。它带宽因为XPU之间的通讯带宽是波动的, 不是定死, 会有链路的动态聚合和反聚合的能力。在NV那边是不行的, 但是PCIe可以做这个事情, 很厉害。

主持人:

NV那个是把每个port平均拆出来了吗

专家:

它把每个port写死到最大, 但是它是省了lane的, 虽然lane数量看上去不多, 但如果动态调配, 它可以在突发的端口吞吐量上很大, 这样很聪明, 成本比较低。Trainium4是很smart的设计, 但这需要switch层面要做配合才行。

主持人:

我看到它下一代至少要有一颗甚至有一颗320lane的交换芯片?

专家:

因为它的multi die起点以后, 是要浪费lane数量的。有些lane要做die和die之间的通讯、级联, 它对外地暴露出来的lane数量, 级联越多, 浪费越多。理论上讲320个lane, 但至少需要8个die才能达到这个水平, 这样浪费不少。

主持人:

它单颗不能做得更大吗?

专家:

这是数学成本问题, 如果单颗做得更大可以, 但是Wafer良率更低是一方面。第二交换芯片的问题是I/O比较多, 中间比较空。没有太多计算的部分, 如果做太大, I/O就把外围撑满了, 撑得很大, 是芯片虚胖, 中间的CD比较少, transistor比较少, 就会有问题, 根本做不到。

主持人:

它下一代，我看到还有一颗Scorpio的会有一颗160lane的。

专家:

对，这就是可以组合的，我估计做到160 lane应该要4颗左右。合封的，但是单颗做太空了。它是个I/O die，属于链路反聚合的方式，里边如果太空填不满，它不是算力芯片，往里扔64个CPU就填满了。PCIe这个事情不好做，难在如果端口数量做很多里面太空了，芯片反而没法做没法流片，因为它通过不了晶体管密度的基础性检查。芯片不能太密，也不能太空。

主持人:

要做更大、更多的lane，就需要芯片面积更大是吧？但中间就空得越多了。

专家:

对，中间是空的，都是流片。transistor的密度太低，几乎直接刺溜掉的设计，这不行。只好做平衡。为什么现在采用multi die的设计？就是这个原因。

主持人:

那下一代交换板上价值量继续提升，也把Gearbox价值量平移到端侧，是吧？

专家:

对，均分。尽量提高电缆的长驱动能力，走超立方体不是很好的方案，复杂度成本很高。

主持人:

最终还是新型方案最好？因为NVLink 572也是大星型的那种结构，这是它的目标。这个交换XPU端侧的价值量，I/O die未来会不会没有？它主要起了是动态聚合的作用是吧？

专家:

第一是做长驱动中继。如果要从芯片出来，驱动力很强，需要在PHY设计上做功夫，PHY面积要变大。XPU面积变大，它良率就会暴跌了。它反聚合，把I/O拆出去，放在外面。I/O的中继和增强放在外面一圈die，通过multi die方式合封，保证了XPU有效的silicon transistor密度。基本都用于计算，它主要解决近距通信，极短距通信，到I/O die。从I/O die，做了长驱动。这个I/O die，PHY是非常胖的。比一般的PCIe PHY胖很多，驱动力强很多。直接拉远了，走很长的距离，电缆成本比较低，不用走AEC，有延迟，直接做通了。

主持人:

为什么NV的GB200方案不需要I/O die呢？

专家:

GRS这种体系驱动能力就是很强。

主持人:

为什么AWS不走这个体系？

专家:

信号体系不一样，AWS走SerDes路线。GRS是单根很粗，是单端信号体制，理论上讲，可以把驱动做得很强。但是差分信号，驱动能力做大，PHY面积要做得很大。但是单端，代价比较小，可以用比较有限的面积增加，实现同样的长距通信，不用独立出I/O端，但是要一体化设计，一颗芯片上完成设计。但在NVLink Fusion，因为XPU是客户做的，它不把技术转让给客户，只能用I/O die粘上去。

主持人:

那AMD呢？MA400的机架和未来MA500是什么情况？

专家:

AMD现在比较复杂。AMD自己做的体系叫UALink Ethernet，跟博通的SUE是一个意思。只不过内存语义是UALink体系的，不是博通自己定义的。它跟博通做的是一件事。理论上讲，系统方案，不太清楚AMD是不是已经做全集成，还是会有反聚合的I/O die出来。但是200G SerDes，现在具有长距SerDes的版本，因为200G是有长距SerDes的。在跨代scale up方面，会用长距SerDes能力去做，理论上讲不需要retimer的概念。用以太网SerDes去做，也是可以解决的。但是以太网SerDes功耗会比较大一点，是它的缺陷。

主持人:

Astera Labs就只在AWS进了吗？其他家CSP还进了谁？

专家:

它的PCIe交换机，几家CSP都有打进去现在。

主持人:

但是Scorpio X应该就只进了AWS是吧现在？

专家:

对，Astera Labs现在的目标不是传统的PCIe switch，而是scale up switch。

主持人:

还是X2000系列？

专家:

但是AMD觉得说是很好的伙伴，它的优势它都能用，Astera Labs也没有明显缺陷，现在business model上面。它会把它当成备份或option来做，AMD自己也做。AMD现在据说还在打算开放版本做SUE，支持SUE的体系，如果客户愿意。它直接用博通TH5或者TH6，它很乱，现在什么都做。因为它没办法，它机架本来落后，它不敢在落后的情况下又锁定到一种体系上面。这就是AMD的困惑。像Helios这种东西最后会有很多版本，前前后后出货也得明年下半年。

主持人:

很多个体系是对它有利，但对AMD出货机架有利还是不利？

专家:

我觉得是有利的，因为AMD现在虽然它是UALink体系的支持者，坚定拥护者，但是它的目的是为了跟NV去竞争。如果在竞争层面，它不需要拒绝SUE，只要反NVLink的就行，但是不需要是跟自己不同，它也不需要反别人，这是一种商业竞争的策略。

主持人:

Meta、Google，像Meta Minerva这些服务器ASIC项目，包括Meta下一代Santa Barbara、ASIC板，会不会用到Aster Labs、scale up switch？会不会打进去或者打进其他的ASIC项目？

专家:

不一定，感觉现在博通都会吃掉这些。看样子SUE目前比较.....因为SUE成本低，大的CSP都觉得成本低是很重要的事情。

主持人:

为什么SUE成本低？博通做SUE跟Aster Labs做multi-die成本有什么区别？

专家:

博通的交换机，以太网交换机严格意义上来讲，是一台服务器。可以理解为是有很多以太网端口的服务器，里面有大型计算单元在做计算，计算的意思是以以太网的包交换协议层，包括加解密。安全各种东西，都有专门计算单元去负责。它是高度可编程的，是通用CPU的概念，运行软件去实现交换功能。

理论上讲，只要把以前运行以太网协议栈上的软件栈全部扔掉，换简单化的内存语义的协议栈就可以跑在原有的交换机硬件上。硬件都不用换，只要重新换一套软件就可以跑SUE，这就是成本低，不用重新做一套硬件。Aster Labs要重新做一套硬件体系跟AWS，把现有的以太网交换机重构一下就行了，很厉害。

主持人:

Aster Labs之前也有普通的PCIe switch下面也有直接复用硬件？

专家:

但是UALink是新一代的，它得重新设计、重新去流片做。但是博通现有的交换机直接软件重新编程就是SUE交换机了，这就是为什么它果断退出UALink，UALink重新投入还要做128G、200G不同的版本，它觉得没必要，重新配置就完了，这是很聪明的想法。AMD也看明白了，觉得这个想法挺好我也做，但是它又不好脱离UALink范畴。

主持人:

但最后对Meta的那个那个项目我看了是用的普通的TH5，不是SUE。

专家:

SUE现在还没有部署出来，但将来会很快在现有的交换机体系上进行部署。但是需要XPU侧的配合，因为内存语义需要新的XPU上支持才行。不支持，你除了走PCIe scale up或走传统的低效率的Ethernet scale up以外，没有别的办法，需要新一代XPU支持才能实现交换机的价值，是这个商业逻辑。

主持人:

您有看Meta现在的ASIC服务器的方案吗？我看了它的交换背板还是用的博通，但不是SUE，它就直接用以太网来做scale up，还挺奇怪的。

专家:

我大概知道。这是目前de方案，它以后不会这么做，以太网scale up效率比较低。下一代应该是SUE。Meta目前的试水方向，我们认为也不是训练还是推理。它对于推理，用以太网做scale up也没问题，国内很多人这么做。它并不影响推理的集群算力密度，顶多并发能力上差一点，如果任务拆解得好，没有内存语义对做scale up效率影响不大。内存语义的重要性在于，训练需要无穷大的memory，但是推理的时候是一种不断对KV Cache进行更新的过程。分布式的一种访问行为，它不是并发型、不是突发的，所有行为都是同时发生同时消失。分布式是指随机性比较强，或是访问Pattern不太一致的现象。

通过Ethernet做scale up，理论上问题不大。现在推理的新型结构中，PDC分离结构的新型推理系统、推理集群中，P集群和B集群，访问KV Cache是存储集群的时候，访问方式就是以太网。

主持人:

听起来Astera Labs做scale up switch没有任何优势？

专家:

它是面向Trainium的。

主持人:

感觉Astera Labs没什么核心特别强的竞争力？

专家:

但我觉得它搭上AWS，至少这是长赛道。因为Astera Labs那边，国内现在对Astera Labs的方案很有兴趣，国内现在想做这个就是因为国内大家都觉得scale up一直是老大难。

国内现在阵营，阿里对UALink非常热衷，它觉得跟它以前阿里link这个东西，基于PCIe的一种体系，非常match。字节和腾讯是用惯了英伟达卡的用户，它们对NVLink Fusion更感兴趣。我一直想做Trainium芯片，但我做不了，做不了原因还不是流不了片的问题，而是我没法scale up。现在，我用NV现有的机架系统去策划，本来有很多NV机架系统，它们之间就兼容了，完全兼容了。但是我可以掌控我自己的XPU部分，这不是很好的路线。

主持人:

Google是没有scale up switch吗未来？

专家:

Google在下一代会采用SUE的技术。是我们听到的概率比较大的事情。因为下一代的TCU被博通拿下了，它们在体系上会用这个。因为scale up一直以来除了英伟达其他人都没很好地解决好。AWS是用PCIe的方式解决的，其他人有些人也不认可这个技术。

UALink出来以后，AMD自己又改来改去，大家又不信任AMD。博通这个时候非常精准timing地出现，就是为了解决这个问题。很多人很喜欢博通这个方案，因为本来也在跟博通合作，就很顺理成章用它了。Apple大概率也是SUE，Open AI目前不确定还没定下来，因为Open AI现在忙不过来就顾不上这个事情。包括星门计划、Stargate，包括Oracle现在也打算做芯片，打算做ASIC和XPU，支持TikTok这种北美业务将来的承接落地。

主持人:

我觉得未来终局就是UALink、SUE加NV Link各占一部分份额，是吧？UALink也可以占个10-20个点份额。

专家:

对，差不多总会有至少20点份额是没问题的。

主持人:

除了AWS这种大爸爸之外，肯定还是小的会进来感觉这样子。但我就想AWS之后会不会也不100%用Astera Labs有没有这个？现在看起来比如到Trainium或者5还没有设计都是反过来的。

专家:

AWS在侧面推动PCIe的发展，它是应用场景的承接方，应该会长线支持UALink。UALink开始是先出的200G版本，有点像以太网的概念，是AMD的路线。后来UALink又出了128的版本，是为配合PCIe 7，这是AWS的主意。将来要PCIe 8的时候要256，你就出UALink256，我就用那个版本。这个是AWS在驱动的性能很好的方案。

主持人:

会不会扶持除了Astera Labs之外的其他家？

专家:

不会，现在只有这一家。PCIe switch，这是比较难设计的芯片，在所有芯片类型中，PCIe switch是很难做的东西，做的人非常少。只有博通之前是历史性的会做这个东西。后来Microchip都不爱做了，觉得难度比较大。

主持人:

为什么Astera Labs的人会做？他以前也就做retimer出身的。

专家:

Retimer想做好特别不容易。Retimer结构简单，但是想做到功耗兼容性，驱动能力各方面的综合平衡不太容易。它

做retimer起家，做PCIe switch，这是非常成熟的路线。很多人这么做，比如国内什么澜起、电科星拓，都是从retimer去做。从retimer转向PCIe switch这条产品路线有一定传承性。

主持人：

多模型是需要两颗die吗？还是就一颗die就可以处理多模？

专家：

严格意义上讲是两颗die，有一颗die纯UALink的交换，但是PCIe 7是双模的。链路的协议层变掉了，不是PCIe的语义，变成了UALink的语义，但是底层的PHY还是一样的，内部的数字控制器部分transaction layer会不太一样。Astera Labs还在做UALink 200G的die，200G的UALink的标准交换机，是给AMD用的，因为AMD是UALink over200G。

主持人：

SUE跟Astera Labs比，在推理上的优势是不是没那么大？只是在训练上优势更大？

专家：

SUE主要面向训练，推理方面谁便宜用谁，UALink肯定便宜。UALink是走PCIe体系，不是走高速以太网SerDes体系，设计成本要低。UALink 128肯定比200G SerDes要慢。

主持人：

如果单通道数据都对齐的时候呢？PCIe也迭代到了200G的时候。

专家：

下一代256G的PCIe Gen 8，SUE是400G，per port per lane 400G，400G以太网，这种SerDes。448G以太网Marvell都做了。SUE肯定永远比UALink快，更适合Trainium。但低成本推理，UALink适配性更好。它是PCIe体系，PCIe体系所有人都熟悉，所有人在结构设计、软件设计上，容易适配和引入，这是它的优势。将来中国客户也不能小看这个量，中国只是被严重抑制需求的区域，但是不见得量[很小]，被美国抑制。美国不让中国厂商去台积电做大算力芯片，不让流片，有各种各样的限制。

主持人：

但是现在H20不是随便买吗？

专家：

本质上讲如果能自己做芯片，没人愿意买H20，今天我们拿到的主要消息就是新一代的B系列，就是要交保护费的阉割版，那个性能会大幅提升，绝对是达到国内的CSP都比较喜欢的水平，代价就是要交保护费，借口是华为已经把384做出来了，能力上也不差。美国要倾销我们。但是我觉得国内做推理是个大趋势，因为现在字节跳动做推理，阿里在做推理，就都在做自己的推理芯片。训练上可能将来还是摆脱不了，但是推理上至少没问题。

主持人：

在AWS Trainium计算板上是不是还有Nitro网卡？那个跟Gearbox的交换有什么区别？

专家:

没关系，那个网卡主要是为了做存储访问用。

主持人:

但GB200计算板上就有CX7的网卡，那个是拿来做PCIe交换功能的吗？

专家:

不内部交换，那种是为了访问存储体系，因为它有大量的存储服务器。是那种存储内存池的概念，或巨量的硬盘池的概念，用来访问它，不参与计算，主要为了搬运数据用的。

主持人:

AMD MI350和MI400，特别是MI400，美国CSP客户兴趣大吗？跟Rubin的对比呢？从性能上和客户的兴趣度上来说。

专家:

我们看到450、480、470，三个型号，470、480好像一样，但是scale up方式不同。450现在还可以，所有人都在试用它，但是没有解决机柜问题，AMD的能力就拉跨在机架系统上面。

主持人:

它用Astera Labs不就行了吗？或者用博通SUE？

专家:

它现在为什么拉上Astera Labs？就是想急于把机架给做好、推出去，这个是它赢的关键点。它GPU层面的算力高或低已经不是差距了，它差距是在服务器体系的能力上。

主持人:

400系列，北美CSP兴趣最大或下单量会最大的是Meta还是微软？还是Oracle什么的？

专家:

我们听说是微软。

主持人:

博通和Meta的ASIC都在推hybrid bonding吗？用量有多大？

专家:

Hybrid bonding目前最大的用量在两个方面，是HBM的下一代，还有是在中国。中国hybrid bonding已经遍地开花，因为不让做大芯片。

主持人:

以前长存这些都是用的wafer-to-wafer hybrid bonding, 现在有没有道理开始用这个die-to-wafer的hybrid bonding?

专家:

有, 现在都有在做, 现在chip-on-wafer这种也都在做。Solution company专门做这种3D-IC方案的。大的现在做得最好的是阿里达摩院那边。

主持人:

昇腾会不会在XMC那边开始要用? YMTC会不会用?

专家:

昇腾会在它的手机上用。

主持人:

但是没看到CPU上用是吧?

专家:

CPU没有, 昇腾现在意义不大, 叠加了以后没解决问题。

主持人:

它用了这个chip on wafer Hybrid Bonding之后, 您们EDA软件用起来都要用不一样?

专家:

对, 它要用专门的EDA的版本去解决, 像3D-IC compiler这些, 那种专门的有一个feature。

主持人:

长存呢?

专家:

长存目前有in-house, 它有公司内部的定制版的工具去做。长存是那种存储类的, 它的体系很封闭, 它不是逻辑的东西。Hybrid bonding就是逻辑die顶DRAM die, 做三级缓存, 这种方式国产的AI算力芯片上都已经开始使用了, 包括字节、包括阿里都在这么做。

主持人:

Meta、博通呢?

专家:

博通支持这样的方式, 但是博通3.5D的主要用途不是为了顶memory而是为了顶计算die, 而是逻辑die。为了提高计算密度, 而不是存储密度。因为存储密度有定制, 现在叫cHBM, 有这种新技术去解决。计算die如果太大, 良率会比

较差，或本身做大计算die就是必然良率低的事情。它现在就要把计算die小一点，然后叠加，这样会好。

转录结束

免责声明

Third Bridge Group Limited及其关联方（统称“高临”）对本纪要的内容不作任何保证，亦不对其中的任何错误、遗漏或不准确之处承担任何责任。本纪要中专家所表达的观点仅代表专家个人观点，并不代表获得高临的认可，亦不代表高临的观点。本纪要系基于高临客户的需求，即根据高临客户和专家之间进行的咨询制作而成（高临并未参与其中）。除有必要将本纪要转发给客户（或其关联方）的雇员或其专业顾问之外，您不得向第三方转发本纪要。

请知悉，纪要中的所有权利（包括版权）均归高临所有，并且任何纪要仅供您自己使用。未经允许，严禁您出于任何其他目的以任何方式复制、广播、传播、公开展示、改编或篡改内容。